栏目分类
联系我们
电话:010-58819138
传真:010-58819137
邮箱:sales@u-c.com.cn
咨询QQ:   
微信:
 
解决方案 >> 技术 文档
Mentor PADS数据向Cadence数据的转换详解
[发布日期:2018/7/12 16:48:41]
在实际工作中,我们发现很多企业经常会遇到不同的ECAD数据之间转换的难题。这篇文章介绍如何从现有的PADS数据向Cadence数据转换的详细步骤,让您可以直接在Cadence PCB设计解决方案中开始项目开发,免去后顾之忧。
批量更新设计中的元器件——Design Cache应用
[发布日期:2018/6/22 9:32:24]
当原理图绘制工作已经完成,设计中用到的元件库发生更改,或者需要更换时,工程师就可以通过DesignCache 对设计中的元器件进行批量更新。
Cadence Sigrity QIR2 更新 | 3D-EM | PowerDC
[发布日期:2018/6/14 16:47:34]
全局温度不足以考虑设计中不同的金属分布。在该版本中,引入了温度图的方法来考虑层的不同温度分布以准确反映材料属性变化。Allegro数据库新增多区域层叠、弧形走线、网状铜皮支持,对刚柔结合设计的3D热预览进行了改进,在用户使用过程中更加方便。
在线实时DFM规则设置
[发布日期:2018/5/24 13:27:35]
DFM解决方案的优点: 差异化解决方案,不批量导向 符合Allegro约束驱动设计流程 • 解决关键的DFF需求 • 减少设计和评审环节间的迭代 缩短设计传递到生产的时间
利用Allegro软件进行阻抗计算让叠层工作变得更加简单直观
[发布日期:2018/5/17 12:06:25]
Allegro自带的层叠阻抗计算工具的功能还是比较强大的,经过和业内阻抗计算的标准软件Polar的计算结果进行比较,只要设置准确,两者的计算结果还是比较吻合的,同时集成化的工具应用更加方便,可以让叠层工作变得更加简单直观。
Cadence之OrCAD Capture原理图工具使用技巧
[发布日期:2018/5/11 10:55:28]
较复杂的设计,一般都会将整个设计细分成各个模块来设计,以便于阅读和管理,由于信号连接的方式有三种,它们的应用场合各不相同,它们虽然可以通用,但是不注意的话就容易出问题。因此,为了保证设计的准确,建议还是要遵守原理图设计的规范。
Allegro/OrCAD在线实时DFM设计
[发布日期:2018/5/3 15:07:02]
实时、集成的DFM解决方案 –差异化解决方案,不批量导向 –符合Allegro约束驱动设计流程 • 解决关键的DFF需求 • 减少设计和评审环节间的迭代 –缩短设计传递到生产的时间
Cadence Sigrity QIR2 更新 | XtractIM
[发布日期:2018/4/26 14:15:04]
本节介绍Cadence® Sigrity™ 2017 QIR2版本中XtractIM™的新增功能。
PSpice电路仿真功能Test Bench应用
[发布日期:2018/4/24 15:49:46]
电路系统仿真非常耗时,我们为了快速分析并优化电路的各项参数,往往需要部分电路或者关键电路仿真,进行电路的分级仿真、分级优化,最后进行电路完整系统的分析验证。 PSpice仿真也为客户提供这项功能,即TestBench——PSpice通过Testbench功能,可以创建电路虚拟测试工程,用于电路分析优化,且电路优化过程不影响原始电路。最后,设计师根据设计指标确定是否将参数导入原始电路。
专家讲坛 | 高速信号设计-Via structure
[发布日期:2018/3/26 17:17:34]
Allegro的Via structure功能,可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。
52 个方案  首页 上一页 下一页 尾页 页次:2/6页  10个方案/页 转到:
Copyright @ 2008 www.u-c.com.cn All Rights Reserved 京ICP备09001443号