栏目分类
联系我们
电话:010-58819138
传真:010-58819137
邮箱:sales@u-c.com.cn
咨询QQ:   
微信:
 
解决方案 >> 技术 文档
2018第一弹~Cadence Allegro Pulse全新上线~
[发布日期:2018/2/27 13:37:26]
Cadence Allegro Pulse 全新上线~ 大步跨入PCB行业新时代 更短更可预测的设计周期、更低产品成本已经到来!
专家讲坛 | Cadence 17.2 建库攻略(三)
[发布日期:2018/2/24 14:41:23]
上期我们讲到了17.2 Pad Designer的全新界面介绍以及Pad的建立,今天我们就一起来学习通过17.2来创建一个Footprint,那么现在我们通过几个实例来为大家呈现新建Footprint的完整流程。
专家讲坛 | 17.2 建库攻略(二)
[发布日期:2018/2/24 14:40:14]
上期我们讲到了17.2 Pad Designer的全新界面介绍,那么今天我们就来聊一下通过全新Pad Designer来创建一个器件,我们通过一个实例来为大家呈现新建器件的完整流程。
专家讲坛 | Cadence 17.2 建库攻略(一)
[发布日期:2018/2/24 14:39:04]
在17.2版本中,Allegro Pad Designer已经被完全改版了,全新的界面包含了建立特殊PAD的选项,这些选项按照建库的流程从左到右的排列。
PSpice仿真最坏情况分析
[发布日期:2018/2/24 14:37:48]
最坏情况(Worse Case)分析是一种电路可靠性分析设计技术,用来评估电路中各器件参数同时发生最坏情况变化时的电路性能,从而保证电路在整个寿命周期内都能够可靠工作,在电子可靠性设计中将占据重要地位。
PSpice快速添加子电路模型容差参数
[发布日期:2017/12/14 11:59:27]
PSpice 17.2最新功能在PSpice AA中开始支持快速全局添加各种模型参数的全局容差
PSpice快速添加器件模型和全局参数容差
[发布日期:2017/12/14 11:58:55]
PSpice 17.2最新功能在PSpice AA中开始支持快速全局添加各种模型参数的全局容差
FPGA-PCB协同设计(下)
[发布日期:2017/11/23 14:26:08]
Allegro FPGASystem Planner可以直接读取和创建Capture原理图和符号文件,也可以直接在创建PCB布局。Allegro FSP可以实现与Allegro布局的双向交互优化。
PowerDC电热仿真中设置热源
[发布日期:2017/11/22 15:35:24]
Power DC具有EDA tool领先地位的功能。提供准确DC分析,针对于 IC封装和印刷电路板(PCB)
Cadence® Allegro® 17.2-2016 发布
[发布日期:2017/11/22 15:09:53]
The Cadence® Allegro® 17.2-2016使更容易预测和缩短设计周期。组合特征综合设计夹层检查技术,最大限度地减少design-check-redesign迭代和一个新的动态concurrent-team-design功能,加速产品创建时间50%。
40 个方案  首页 上一页 下一页 尾页 页次:2/4页  10个方案/页 转到:
Copyright @ 2008 www.u-c.com.cn All Rights Reserved 京ICP备09001443号