栏目分类
联系我们
电话:010-58819138
传真:010-58819137
邮箱:sales@u-c.com.cn
咨询QQ:   
微信:
 
解决方案 >>
CDNLive China 2018技术会议现场分享
[发布日期:2018/8/16 14:46:18]
8月10日Cadence在上海举行了一年一度的CDNLive China2018技术大会,值得的一提的是,今年也是Cadence成立30周年,今年CDNLive到场的合作伙伴和开发者超过千人,是CDNLive China到场人数最多的一届。
PCB设计技巧 | 如何一劳永逸轻松对接三维建模专家
[发布日期:2018/8/9 17:47:14]
Allegro和Sigrity整合一体的设计/分析工具可以帮助公司内部的PCB设计师实现与三维建模专家之间的高效协作
Cadence Sigrity 2018最新版发布,集成3D设计与分析
[发布日期:2018/8/2 15:17:32]
楷登电子(美国Cadence公司)宣布发布Cadence Sigrity 2018版本,该版本包含最新的3D解决方案,帮助PCB设计团队缩短设计周期的同时实现设计成本和性能的最优化。
电气约束——Wiring工作表应用实例
[发布日期:2018/7/19 17:33:45]
Wiring设计规则能帮助用户控制噪声和信号失真。在实际使用中,有很多用户会碰到拓扑丢失,甚至于约束规则丢失,主要的原因是设置的条件比较窄,当拓扑中有参数改变时,此规则就不再满足条件,系统就会放弃当前的规则。
Mentor PADS数据向Cadence数据的转换详解
[发布日期:2018/7/12 16:48:41]
在实际工作中,我们发现很多企业经常会遇到不同的ECAD数据之间转换的难题。这篇文章介绍如何从现有的PADS数据向Cadence数据转换的详细步骤,让您可以直接在Cadence PCB设计解决方案中开始项目开发,免去后顾之忧。
批量更新设计中的元器件——Design Cache应用
[发布日期:2018/6/22 9:32:24]
当原理图绘制工作已经完成,设计中用到的元件库发生更改,或者需要更换时,工程师就可以通过DesignCache 对设计中的元器件进行批量更新。
Cadence Sigrity QIR2 更新 | 3D-EM | PowerDC
[发布日期:2018/6/14 16:47:34]
全局温度不足以考虑设计中不同的金属分布。在该版本中,引入了温度图的方法来考虑层的不同温度分布以准确反映材料属性变化。Allegro数据库新增多区域层叠、弧形走线、网状铜皮支持,对刚柔结合设计的3D热预览进行了改进,在用户使用过程中更加方便。
在线实时DFM规则设置
[发布日期:2018/5/24 13:27:35]
DFM解决方案的优点: 差异化解决方案,不批量导向 符合Allegro约束驱动设计流程 • 解决关键的DFF需求 • 减少设计和评审环节间的迭代 缩短设计传递到生产的时间
利用Allegro软件进行阻抗计算让叠层工作变得更加简单直观
[发布日期:2018/5/17 12:06:25]
Allegro自带的层叠阻抗计算工具的功能还是比较强大的,经过和业内阻抗计算的标准软件Polar的计算结果进行比较,只要设置准确,两者的计算结果还是比较吻合的,同时集成化的工具应用更加方便,可以让叠层工作变得更加简单直观。
Cadence之OrCAD Capture原理图工具使用技巧
[发布日期:2018/5/11 10:55:28]
较复杂的设计,一般都会将整个设计细分成各个模块来设计,以便于阅读和管理,由于信号连接的方式有三种,它们的应用场合各不相同,它们虽然可以通用,但是不注意的话就容易出问题。因此,为了保证设计的准确,建议还是要遵守原理图设计的规范。
61 个方案  首页 上一页 下一页 尾页 页次:1/7页  10个方案/页 转到:
Copyright @ 2008 www.u-c.com.cn All Rights Reserved 京ICP备09001443号