栏目分类
联系我们
电话:010-58819138
传真:010-58819137
邮箱:sales@u-c.com.cn
咨询QQ:   
微信:
 
如何在Concept HDL下实现原理图层次化设计

电子技术的发展日新月,高速大规模电子系统的广泛应用对设计人员提出了更高的要求。原理图设计的复杂度越来越高,PCB设计的密度也越来越而且每个设计中高速信号也越来越如何在保证设计的正确性的同时又能缩短设计周降低成本,已经成为工程设计人员追求的目标。

Cadence软件以其强大的功能和方便快捷的使用理念越来越受到众多硬件设计工程师的青睐。Cadence软件集成了原理图设计分析PCB设计以及电路仿真等功能于一使整个板级设计在统一的工程模式下进行设计和管大大减少了出错的概时能够实现逻辑设计模块的重复调节省了大量的重复作业时对于加快团队的工作进度起到积极的作用。下面主要详细的阐述了基于Cadence软件下实现原理图设计层次化的方法和过其设计方法来自于多年的原理图设计经验能够对掌握Cadence软件进行原理图设计层次化起到积极的作用。


1CadenceConceptHDL下的原理图设计


在CadenceConceptHDL中进行原理图设计工作是通过项目管理的模式进行这样既方便设计也便于管理。在进行一个新的设计时首先必须利用ProjectManager对该设计目录进行配使该目录具有图1左边一样的文件结其中Project为整个项目目录<Project_name>.cpm包含了该设计的所有配置信息。如文件名称所用的文件库cds.lib包含了该设计所用到的所有库文件的路径worklib目录存放原理图等相关信Design为设计目录。通常在进行原理图的设计之需要将项目中涉及到的所有的辑库以及对应的物理库进行建库,将建好的库放到专用的库文件夹中,最后进行设计时将库文件夹映射到项目的cds.lib中即可。


 1   Project目录结构和原理图


CadenceConceptHDL是Cadence的原理图设计系统之它为设计者提供了一个全高效快捷灵活的原理图设计平同时拥有强大的编辑功能。设计者可以在ConceptHDL环境下完成整个原理图的设计流程,完成逻辑库建库、原理图输入、约束输入、原理图检查、原理图打包生成料单等工作。ConceptHDL环境下进行原理图的设计流程如1所示。

第一步创建一个进行原理图设计的项目以及确定项目所在的文件夹同时在项目中加入需要用到的逻辑库路径逻辑库文件目录集中该包含该项目用到得所有的逻辑否则后面进行逻辑图设计时无法加需要的逻辑同时需要将标准库加入标准库中主要包含许多常用的到逻辑库文件如电地以及IO端口等

第二步进行ConceptHDL编辑环境的设置包括设置原理图的栅原理图中的文字合理的栅格能够避免元器件连线错位;

第三步:进行逻辑图设计工作包括添加元器件添加线网、添加线网名称以及添加属性等工作。完成原理图的绘制后将原理图存盘;

第四步:使用Export Physical命令生成网表文件,其中生成的主要文件包括Pstback.dat:反标注文件:log:报告文件;Pstchip.dat:原理图中元件的物理封装说明;Pstxprt.dat:逻辑元件与其物理元件之间对应关系的文件;Pstxnet.dat:网表文件;Pxl.state:状态文件;Pxl.mkr:错误定位文件。

第五步:信号的交叉标注,完成交叉标注时必须加上图框,否则无法标注。缺省状态下,对未加上出页符的信号线是不需要标注;

第六步:原理图归档,当完成一个设计项目之后,可以使用“归档”(Archive)功能提交资料进行归档。归档使得库索引文件索引到的系统库以及设计人员放在工程文件夹外的库文件自动拷贝到工程文件内部新定义的文件夹,增加工程文件的可移值性,使得别人在打开原理图时软件不会报告找不到某个库。

当完成所有的原理图设计以及优化以后,能够直接将ConceptHDL在Package文件夹中生成的线网表导入Allegro 的PCB Editor工具中进行PCB设计工作,轻松地实现了原理图到PCB的导入以及PCB中修改后反标到原理图中。在原理图导入到Allegro的过程中需要注意物理库与逻辑库的对应避免出错。


2层次化设计原理及优点


许多现代电子产品的结构复杂,规模庞大,一代产品的问世往往需要几十人甚至几百人的团队完成。设计团队工作在一个层次设计中,在这个设计环境中,每个设计者可能设计其中的一个模块,当所有的设计者都完成了他们的模块,团队组织者就将所有的模块收集到一个顶层设计中。CadenceConcept HDL的原理图层次化设计能够将复杂的设计分为多个子模块,每一个子模块代表了一种逻辑功能,使用原理图层次化设计方法提高了原理图的可读性以及原理图优化的高效性,同时减少了这个设计的数据项和内部的互连网络,大大地减少了原理图设计中出错的几率和实现了原理图的模块化分析方法,原理图层次化设计方法如图2所示


 2    层次化结构示意


这样,避免了在设计过程中出现不同模块之间由于局部数据同名引起的错误。其次,设计中重复使用的功能可以通过调用相同的模块完成设计,而不需要重复设计,同时配合PCB布局能够将相同功能模块的PCB布局进行复制,大大节约了后端的设计时间。


3层次化设计方法


在CadenceConcept HDL中原理图的层次化设计方法分为两种:一种是自顶向下的设计方式;一种是自底向上的设计方式,两种方法没有什么本质的区别,同样能够达到层次化设计的目的,选用何种方式是由设计人员的习惯而定。在原理图层次化设计中,无论是TOPDown方法还是Bottom Up方法都需要创建逻辑图的模块,创建模块时将需要与其它模块连接的线网加上INPUTPort、OUTPUT port或者是IO port,这样生成模块图形时会自动将底层原理图中有port的线网生成模块的连接管脚以实现与其他模块连接的功能。对于电源或地等各种全局性的线网名,只需要在线网名前加上“/”标志,如命名为“/GND”或“/VCC”等,就表示线网名“GND”和“VCC”是一个全局信号名。同时,模块生成的一般规则是左边的管脚是输入,右边的管脚是输出,上下两边的管脚缺省的表示输入和输出。

3.1 Top Down方法

在TopDown方法中,首先创建顶层图,在顶层添加BLOCK代表每个模块,比如图2中,首先创建COMPUTER原理图,然后添加Memory、CPU、I/O三个模块,创建好Memory、CPU、I/O三个的原理图以后,再在CPU模块中添加Control、Alu、Memory三个模块,最后创建各个模块的原理图。在创建顶层设计中必须首先创建好BLOCK之后,然后创建下一层原理图并保存,需要注意的是这些原理图应该与上一层对应的模块有同样的名字,这样相同的名称就可以确保能将原理图和模块链接起来。添加模块的步骤如下:

1)Block->Add,添加模块,并命名,比如Memory、CPU、I/O等。如果需要重新命名模块时,选择Block->Rename来重新命名模块;

2)选择File->New来创建Memory、CPU、I/O的原理图;

3)再在CPU模块中添加个模块,分别命名为Control、Alu、Memory;

4)选择File->Save As,启动View Save As对话框;

5)在Library栏目选择当前的工作目录;

6)在Tree view,选择对应的模块名称保存即可。

类似再创建其他模块。可以完成此Computer设计的所有层次的模块和原理图。

3.2 Bottom Up方法

在BottomUp方法中,首先创建低层次的原理图。比如图2的Computer设计,首先创建Control、Alu、Memory等的原理图,然后创建高一层次的原理图,比如Memory、CPU、I/O等,再调用已经创建好的模块。底层原理图创建好以后,需要将原理图生成对应的功能模块,创建模块图形的步骤如下:

1)建底层的原理图,保存;

2)选择命令Tools->Generate View;

3)指定source栏的lib.cell:view,在Destination栏的View选择sym_1,选择Retain Graphics,如果不选择此选项,那么每次都会重新生成图形。如果希望向量管脚以分开的pin方式显示,选择Split Vector Ports;

4)点击Generate


3   Ethernet 


 图4   Ethernet 


5)点击Done;

6)返回顶层原理图,选择Block->Add添加一个新的模块,将该模块命名为底层原理图相同的名称即可。

3.3 层次化设计实例

本文介绍了在CadenceConcept HDL环境下实现原理图层次化设计的两种方法。图3和图4为Cadence Concept HDL环境下完成的网卡原理图层次化设计,使用的方法为BottomUp方法。由于需要两个网络接口,因此调用了两次Ethernet模块,但是底层的原理图设计工作只进行一次,使得整个网络系统的设计工作效率提高了50%。同时可以看到,局部信号都被封装起来,避免了平面式原理图设计中局部网络可能重名的危险。

由图4可以看到,原理图中两个网络芯片连在同一条PCI总线上,在系统设计上这两个芯片是共享一条PCI总线的,因此连接上只是时钟、中断以及IDSEL等三条信号有所区别,其他连接完全一致。即使如此,按照平面式原理图设计方法也需要绘制两次网络芯片的原理图,工作量没有任何改变。层次化设计中只需要再调用一次Ethernet模块,将时钟、中断以及IDSEL等三条信号区别就完成了另外一个网络芯片的原理图绘制。模块重用次数越多时,节省工作量的优势将更加明显。


4结束语


随着信息技术的快速发展,集成电路和系统设计规模不断的扩大,复杂度和成本的提升,信号完性、电源完整性、衬底噪声、电磁兼容等物理效应层出不穷,加大了设计的难度。性能优异的原理图设计软件平台将会对整个系统硬件设计中简化设计、节约工作量、文档资料的管理以及项目文件的移植性等方面起到积极的作用。



如您想了解更多Cadence最新的前沿技术或获取详细技术资料,请发邮件至e-news@u-c.com.cn索取,也可拨打4007-188-616与我们联系。


上一页: Sigirty板级与SIP仿真方案
下一页: 没有了
Copyright @ 2008 www.u-c.com.cn All Rights Reserved 京ICP备09001443号