栏目分类
联系我们
电话:010-58819138
传真:010-58819137
邮箱:sales@u-c.com.cn
咨询QQ:   
微信:
 
PSpice快速添加子电路模型容差参数

PSpice 17.2最新功能在PSpice AA中开始支持快速全局添加各种模型参数的全局容差,本文档介绍如何在PSpice中快速添加子电路模型的全局容差参数。




在最新版本的PSpice中,PSpiceAA高级分析允许用户在当前工程中快速添加容差参数,而不需要更新任何器件/模型。核心提升功能如下:

    • 为器件/模型参数添加全局容差

    • 为全局变量添加全局容差

    • 为电压源和电流源添加全局容差

    • 为子电路参数添加全局容差

    • 为从IC厂家网站上下载的模型参数添加全局容差

    • 改进的PSpiceAA用户界面

PSpice AAPSpice的高级分析工具,包括灵敏度分析(Sensitivity)、优化分析(Optimizer)、电应力分析(Smoke)、蒙特卡洛分析(Monte Carlo)和参数绘图分析(Parametric Plot),这些高级分析功能可以帮助用户进一步优化产品性能,提升产品质量和可靠性。

最新版本PSpice设置子电路模型全局容差参数的界面如下:

1 最新版本PSpice子电路模型容差参数设置界面


在图1中左边窗口中用户可以选中相应的子电路模型,然后在右边可以直接设置相关参数的容差,而且可以设置不同的正负容差以及容差分布。

本案例原理图和参数设置如下:

图2 原理图和电机子电路模型容差参数设置


图3 灵敏度仿真结果


本文介绍了使用最新的PSpice快速设置子电路模型的容差参数的方法,希望对广大工程师能有所帮助,下期介绍从IC厂家网站上下载的芯片模型容差的设置方法。

如您想了解更多Cadence最新的前沿技术或获取详细技术资料,请发邮件至e-news@u-c.com.cn来索取,或致电技术服务热线4007-188-616与我们联系。


上一页: Sigirty板级与SIP仿真方案
下一页: 没有了
Copyright @ 2008 www.u-c.com.cn All Rights Reserved 京ICP备09001443号