栏目分类
联系我们
电话:010-58819138
传真:010-58819137
邮箱:sales@u-c.com.cn
咨询QQ:   
微信:
 
Cadence Allegro Design Authoring

Cadence®Allegro®Design Authoring提供企业线路图设计方案,电路图的设计者可以快速,高效率的创建复杂的设计。它提供了高效率的功能,例如可以Reuse之前线路图使用的方块图模块或是局部功能的Page甚至到整份线路图。

以团队基础的开发为目的,Allegro Design Authoring可以让电路图设计工程师和PCB 布线工程师同步工作。用户可以从Allegro Constraint Manager设定和指定 physicalelectrical设计的规则。全流程的设计还包含AMS Simulation可针对analogdigital讯号function仿真及PCB SI讯号仿真分析,另外也能整合FPGA设计


优点

整合到预布局仿真和信号分析

❁直接从原理图生成层次化的VHDL和Verilog网表

❁与Allegro PCB进行交互式检查和显



上一页: Sigirty板级与SIP仿真方案
下一页: 没有了
Copyright @ 2008 www.u-c.com.cn All Rights Reserved 京ICP备09001443号